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Abstract In recent years, one of the most important concerns rerated to power supply is to miniaturize. Increasing the 
switching frequency is an effective way to miniaturizae the power supply. GaN power devices are highly efficient at high 
frequencies and they can operate at high temperatures. In addition, thin-film SOI is suitable for high frequency and high-
temperature operations because it can reduce parasitic capacitance and leakage current. In this paper, we model a thin film SOI 
power MOFET and report the results of circuit simulation of high-frequency gate driver for GaN power devices using thin film 
SOI. 
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の小型化が可能な Power SoC(Power Supply on Chip)が




















作が可能な SOI(Silicon on Insulator)技術 [7]を用いたパ
ワーMOSFET に着目した。SOI MOSFET は MOSFET の
下に絶縁膜を埋め込んだ構造であり、活性層と基板の







SOI パワーMOSFET は、活性層の Si 層が薄く、熱誘起
リーク電流を低減することができるため、高温動作用
のパワーMOSFET としての期待も大きい [8-11]。  
 本論文では 0.5μm CMOS/SOI プロセスを用いて試
作した SOI MOSFET のデバイスモデリングを行い、
GaN 用のゲートドライバ IC への適用を目的としてシ
ミュレーションにより検討した結果について報告する。 
 
2. ゲートドライバ IC の構成  
図２にシミュレーションに使用したゲートドライ
バ IC のブロック図を示す。  
 









表１ ピンの名称と役割  
Pin Name Description 
VDD 直流電圧を入力  
VST コンパレータの基準電圧を入力  
DH デッドタイム調整回路に接続  
DL デッドタイム調整回路に接続  
BST ブートストラップ回路に接続  
HSG GaN-HEMT のハイサイドに接続  
LSG GaN-HEMT のローサイドに接続  
VLX GaN-HEMT のハイサイドのソース、
ローサイドのドレインに接続  
















バイスは EPC8004 を使用した。  
 
 
図３ 測定に用いた回路  
 
3. SOI FET 
図４にゲートドライバ IC に使用した薄膜 SOI 
MOSFET の CMOS インバータの構造図を示す。また、










図４ SOI CMOS インバータ構造図  
 
表２ SOI MOSFET の構造パラメータ  
パラメータ名  数値  
ゲート酸化膜厚 (nm) 11 
ドリフト領域 (µm) 0.5 
チャネル長 (µm) 0.5 
活性シリコン層厚 (µm) 0.14 
埋め込み酸化膜厚 (µm) 0.4 
ゲート幅 (µm) 20 
 
4. 実験結果  
SOI MOSFET モデリング結果 
SOI MOSFET のモデルリングおよび測定した Id-Vd
特性の比較表を nMOSFET の常温時 (300K)を図５、高
温時 (473K)を図６、pMOSFET の常温時 (300K)を図７、
高温時 (473K)を図８に示す。  
 
図５ nMOSFET の Id-Vd 特性 (300K) 
 
 
図６ nMOSFET の Id-Vd 特性 (473K) 
 
図７ pMOSFET の Id-Vd 特性 (300K) 
 
 
図８ pMOSFET の Id-Vd 特性 (473K) 
 







より 3.3V 動作は問題ないと考える。  
測定した SOI nMOSFET の基本特性値は表３のよう
になった  







300 352 572 14.6 
473 595 394 12.5 
 














図 10 ゲートドライバ IC のハイサイドとローサイ
ドのゲート波形（473K）  
 































300 185 118 132 124 





















表５ ゲートドライバ IC 内部のディレイタイム  




 図１１と図１２を比較するとゲートドライバ IC 内
のコンパレータの出力に対して、実際に GaN パワー
デバイスに入力される信号は高温時の方が常温時より
も遅れが大きく、300K のときは Delay time が
4.73ns、473K のときは 6.90ns という結果となった。  
 
5. 結論  
 高温（473K）時の薄膜 SOI パワーMOSFET のモデ
リングを行い、測定値と比較し特性の評価を行った。  
また、この薄膜 SOI を用いた 0.5μm CMOS/SOI をゲ
ートドライバ IC に搭載し常温時と高温時におけるシ
ミュレーションを行った。その結果、常温、高温それ
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